(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-219501

(43)公開日 平成9年(1997)8月19日

(51) Int.Cl.*		庁内整理番号	FΙ		技術表示箇所			
7/108			H01L 27	/10	6210	2		
1/8242			21	/316	3	X C		
1/316			27	//04				
-								
			客查請求	未請求	請求項の数14	OL	(全 26	頁)
	特顧平8-263408		(71) 出職人	000005108				
				株式会	社日立製作所			
	平成8年(1996)10月4日			東京都	千代田区神田駿	可台四	丁目6番均	ŧ.
			(72)発明者	田丸	Mi			
(31) 優先権主張番号 特願平7-320596			東京都青梅市今井2326番地 株式会社日立					
2)優先日 平7(1995)12月8日		製作所デバイス開発センタ内						
(33)優先権主張国	日本(JP)		(72)発明者	飯島 :	晋平			
				東京都	小平市上水本町	五丁目2	20番1号	株
				式会社	日立製作所半導	体事業	郎内	
			(72)発明者					
								8
				株式会	社日立製作所中	央研究	所内	
			(74)代理人	弁理士	筒井 大和			
						;	最終頁に	続く
	1/8242 1/316 7/04 1/822	1/8242 1/316 7/04 1/822 特顯平8-263408 平成8年(1996)10 提番号 特顯平7-320596 平7(1995)12月8	7/108 1/8242 1/316 7/04 1/822 特顯平8-263408 平成8年(1996)10月4日 股番号 特顯平7-320596 平7(1995)12月8日	7/108 1/8242 1/316 7/04 1/822 客查請求 特顯平8-263408 (71)出職人 平成8年(1996)10月4日 (72)発明者 平7 (1995)12月8日 提到 日本(JP) (72)発明者	7/108 1/8242 1/316 21/316 7/04 1/822 套音請求 未請求 特顧平8-263408 (71)出願人 000005 株式会 平成8年(1996)10月4日 (72)発明者 田丸 東京都 平7(1995)12月8日 限国 日本(JP) (72)発明者 飯島 東京都 式会社 (72)発明者 機山 東京都	1/8242 21/316 21/316 27/04 6 2 1 0 21/316 27/04 7/05 7/05	17/108	H01L 27/10 621C 21/316 X 27/04 C C 7/04 C 7/04 1/822 審査請求 未請求 請求項の数14 OL (全 26 特顧平8-263408 (71)出題人 000005108 株式会社日立製作所 東京都千代田区神田駿河台四丁目6番は (72)発明者 田丸 削 東京都青梅市今井2326番地 株式会社日 契作所デバイス開発センタ内 (72)発明者 飯島 晋平 東京都小平市上水本町五丁目20番1号 式会社日立製作所半導体事業部内 (72)発明者 機山 夏樹 東京都国分寺市東茲ヶ程一丁目280番地 株式会社日立製作所中央研究所内


(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 容量素子の容量絶縁膜を構成する酸化タンタル膜上に上部電極材料であるTiN膜をCVD法で堆積する際の容量絶縁膜の耐圧劣化を防止する。

【解決手段】 容量素子の容量絶縁膜を構成する酸化タンタル膜の上部に、チタン含有ソースガスと窒素含有還元性ガスとを用いたCVD法でTiN膜を堆積する際、あらかじめ酸化タンタル膜の表面に保護膜を形成しておくことにより、酸化タンタル膜が窒素含有還元性ガスと接触しないようにする。

図 35



10

1

【特許請求の範囲】

【請求項1】 下部電極と、前記下部電極上に形成された高誘電体膜を含む単一または複数の膜からなる容量絶縁膜と、前記容量絶縁膜上に形成されたチタンナイトライド膜を含む単一または複数の膜からなる上部電極とで構成された容量素子を有する半導体集積回路装置であって、前記容量素子の上部電極は、還元性ガスを含まない条件下で低温CVD法により形成された保護膜を介在して前記高誘電体膜上に形成されていることを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置であって、前記容量絶縁膜は、酸化タンタル膜を含むことを特徴とする半導体集積回路装置。

【請求項3】 請求項1記載の半導体集積回路装置であって、前記容量素子は、DRAMのメモリセルを構成するメモリセル選択用MISFETの上部に配置された容量素子であるととを特徴とする半導体集積回路装置。

(請求項4) 以下の工程を含むことを特徴とする半導体集積回路装置の製造方法:

(a) 半導体基板の主面上に、容量素子の下部電極を構成する第1導電膜を形成する工程、(b) 前記第1導電膜上に、高誘電体膜を含む単一または複数の膜からなる容量絶縁膜を形成する工程、(c) 前記容量絶縁膜上に、還元性ガスを含まない条件下で低温CVD法により保護膜を形成する工程、(d) 前記保護膜上に、容量素子の上部電極を構成するチタンナイトライド膜を含む単一または複数の膜からなる第2導電膜を形成する工程。

[請求項5] 請求項4記載の半導体集積回路装置の製造方法であって、前記容量絶縁膜は、酸化タンタル膜を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項6】 請求項4記載の半導体集積回路装置の製造方法であって、前記保護膜は、アモルファスチタン膜または多結晶チタン膜を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項4記載の半導体集積回路装置の製造方法であって、前記容量素子は、DRAMのメモリセルを構成するメモリセル選択用MISFETの上部に配置された容量素子であることを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項7記載の半導体集積回路装置の製造方法であって、前記容量素子の下部電極の少なくとも一部をフィン形または円筒形にパターニングする工程を含むことを特徴とする半導体集積回路装置の製造方法。

【請求項9】 以下の工程を含むことを特徴とする半導体集積回路装置の製造方法:

(a) 半導体基板の主面上に、MISFETを形成する 工程。(b) 前記MISFETの上部に、単一または複 数の機からなる第1 導電順を形成する工程。(c) 前記 第1 導電膜の少なくとも一部をフィン形または円筒形に パターニングして、容量素子の下部電便を形成する工 程、(d)前記下部電極上に、高誘電体膜を含む単一または複数の膜からなる容量絶縁膜を形成する工程、

(e)前記容量絶縁膜上に、チタン含有ソースガスを含み、窒素含有還元性ガスを含まない条件下で低温CVD法により保護膜を形成する工程、(f)前記保護膜上に、チタン含有ソースガスと窒素含有還元性ガスとを含む条件下で低温CVD法により、チタンナイトライド膜を含む単一または複数の膜からなる第2導電膜を形成する工程、(g)前記第2導電膜、前記保護膜および前記容量絶縁膜をパターニングして、前記容量素子の上部電極を形成する工程。

【請求項10】 請求項9記載の半導体集積回路装置の 製造方法であって、CVD装置のチャンパ内に前記チタン含有ソースガスを導入し、次いで前記窒素含有還元性 ガスを導入することにより、前記保護膜と前記第2導電 膜とを連続して成膜することを特徴とする半導体集積回 路装置の製造方法。

[請求項11] 請求項9記載の半導体集積回路装置の 製造方法であって、前記容量絶縁膜は、酸化タンタル膜 20 を含むことを特徴とする半導体集積回路装置の製造方 注

【請求項12】 請求項9記載の半導体集積回路装置の 製造方法であって、前記保護膜は、アモルファスチタン 膜または多結晶チタン膜を含むことを特徴とする半導体 集積回路装置の製造方法。

【請求項13】 請求項9記載の半導体集積回路装置の 製造方法であって、前記チタン含有ソースガスは、四塩 化チタン、テトラキシジメチルアミノチタン、テトラキ シジエチルアミノチタンまたはそれらの混合ガスを含む 30 ことを特徴とする半導体集積回路装置の製造方法。

【請求項14】 請求項9記載の半導体集積回路装置の 製造方法であって、前記窒素含有還元性ガスは、アンモニア、モノメチルヒドラジンまたはそれらの混合ガスを 含むことを特徴とする半導体集積回路装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、容量素子(キャバシタ)の容量絶縁膜を高誘電体材料で構成したメモリセルを有する半導体集積回路装置に適用して有効な技術に関するものである。

(0002)

【従来の技術】近年の大容量DRAM(Dynamic Random Access Memory)は、メモリセルの微細化に伴う容量素子の蓄積電荷量の減少を補うために、メモリセル選択用MISFETの上部に容量素子を配置するスタックド・キャパシタ(stacked capacitor)構造を採用している。さらに、この容量素子の下部電板(蓄積電板)をフィン状あるいは円筒状に加工してその表面積を大きくしたり、容量絶縁膜を誘電率の高い材料で構成したりすることも

行われている。特に、高誘電体材料の一つである酸化タンタル(Ta、O、)は、誘電率が20~25と高く、しかも従来のDRAMプロセスとの整合性が高いことから、DRAMの容量素子への適用が進められている。

[0003] 容量素子の容量絶縁膜を上記酸化タンタルで構成する場合には、容量絶縁膜上に形成する上部電極 (プレート電極) の材料として、酸化タンタルの膜質を 劣化させないものを選択する必要がある。このような上部電極材料としては、W (タングステン)、Pt (ブラチナ)、Mo (モリブデン) などの高融点金属や、Ti N (窒化チタン) などの高融点金属窒化物が好適と考えられている。

【0004】上部電極材料がアニールの前後において酸化タンタル膜に及ぼすリーク電流への影響を調べた「応用物理(Jpn.J.Appl.Phys.Vol.33(1994) Pt.1,No.3A)」は、上部電極材料の仕事関数と上部電極/酸化タンタル界面の安定性とが酸化タンタル膜の電気特性を決定するという実験結果に基づいて、最適な上部電極材料は、アニールが低温(約400℃)で行われる場合にはTiN、高温(約800℃)で行われる場合にはMoまたは 20 MoN(窒化モリブデン)であると報告している。

【0005】DRAMの容量素子の下部電極は、前記のように表面形状が複雑なため、その上部に酸化タンタル膜を堆積する場合は、スパッタリング法よりもステップカバレージが良好なCVD(Chemical Vapor Deposition)法を用いることが要求される。しかし、CVD法で堆積した酸化タンタル膜は、そのままでは所望の誘電率が得られないため、成膜後に約700~800℃の高温でアニールを行って膜を結晶化させる必要がある。ところが、このアニールを行うと、下地の下部電極材料(多 お晶シリコン膜)との界面に酸化膜が形成されて容量絶縁膜の実効的な誘電率が低下したり、酸化タンタル膜中の酸素が不足して膜の絶縁耐圧が低下し、リーク電流が増加したりするといった問題が生じる。

【0006】特開昭61-3548号公報は、半導体基板上にCVD法で堆積した酸化タンタル膜の表面を乾燥酸素雰囲気中でアニールすることによって、膜中の酸素空位に起因する欠陥を回復させ、膜の絶縁耐圧を向上させる技術を開示している。

【0007】「インターナショナル・コンファレンス・オン・ソリッドステイト・デバイセズ・アンド・マテリアルズ(International Conference on Solidstate Devices and Materials) 1992」(p521~p523)は、容量素子の下部電極を構成する多結晶シリコン膜をNH。(アンモニア)雰囲気中でアニールしてその表面に窒化膜を形成することによって、酸化タンタル膜を推積する際に多結晶シリコン膜の表面に酸化膜が形成されるのを防ぐ技術を開示している。

【0008】特開平7-66300号公報に記載された (未結合手)が増え DRAMは、容量素子の容量絶縁膜をCVD油で堆積し 55 音は推測している。

た酸化タンタル、チタン酸ストロンチウム(SrTiO」)またはチタン酸パリウム(BaTiO」)のいずれかで構成し、上部電極をCVD法またはスパッタリング法で堆積したW、Pt、TiNなどで構成している。そして、下部電極を酸化亜鉛(ZnO)や酸化錫(SnO」)のような、酸化に対する強い抵抗力示す材料で構成するととによって、容量絶縁膜のアニール時に下部電極との界面に酸化膜が形成されるのを防いでいる。

【0009】特開平7-66369号公報に記載されたDRAMは、容量素子の容量絶縁膜をCVD法で堆積した酸化タンタルで構成している。そして、成膜後のアニールを結晶化温度よりも低い温度(約600℃以下)で行い、膜をアモルファス構造に保つととによって、リーク電流のバスとなる結晶粒界や亀裂や微少欠陥の発生を抑え、リーク電流特性を改善させている。

【0010】特開平1-222469号公報に記載されたDRAMは、容量素子の容量絶縁膜をCVD法で堆積した酸化タンタルまたは酸化ハフニウム(HfOz)で構成し、この酸化タンタル(または酸化ハフニウム)と多結晶シリコンの電極(上部電極および下部電極)との間にTiNのパリヤ膜を形成することによって、シリコンと酸化タンタルとの反応を防いでいる。

【0011】特開平6-232344号公報に記載されたDRAMは、容量素子の容量絶縁膜をCVD法で堆積した酸化タンタルや酸化ハフニウムなどで構成し、上部電極をTiNで構成している。そして、このTiNの上部に多結晶シリコンなどの非金属緩衝膜を形成することによって、容量素子の上部に堆積したBPSG(Boron-doped Phospho Silicate Glass)膜を高温リフロー(約850℃、30分)する際に容量素子が劣化するのを防いている。

[0012]

【発明が解決しようとする課題】本発明者は、半導体基板上に多結晶シリコンなどの導電膜を堆積し、その上部に酸化タンタル膜を堆積した後、TiCl・(四塩化チタン)、TDMAT(テトラキシジメチルアミノチタン)、TDEAT(テトラキシジエチルアミノチタン)などのチタン含有ソースガスと、NH、、MMH(モノメチルヒドラジン)などの窒素含有還元性ガスとを用いたCVD法で酸化タンタル膜上にTiN膜を堆積した。そして、これらの膜をバターニングして容量素子を形成し、容量絶縁膜(酸化タンタル膜)の絶縁耐圧を調べたところ、絶縁耐圧が劣化してリーク電流が増大する現象が観察された。

(0013)その原因は未だ十分に解明されていないが、酸化タンタル膜の表面が高温で還元性ガスに接触すると、膜中の酸素(O)原子の一部がこの還元性ガスと反応して離脱し、膜中にTaや〇のダングリングボンド(未結合手)が増えることが原因の一つであると本発明をは推測している。

5

【0014】本発明の目的は、酸化タンタルなどの高誘電体材料で構成された容量絶縁膜の上部に、還元性ガスを含む反応ガスを用いたCVD法で上部電極材料を堆積する際に容量絶縁膜の耐圧が劣化する不具合を防止するととのできる技術を提供することにある。

(0015) 本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0016]

【課題を解決するための手段】本願において開示される 10 発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

[0017] 本発明の半導体集積回路装置は、下部電極と、前記下部電極上に形成された高誘電体膜を含む単一または複数の膜からなる容量絶縁膜と、前記容量絶縁膜上に形成されたチタンナイトライド膜を含む単一または複数の膜からなる上部電極とで構成された容量素子を有し、前記容量素子の上部電極は、還元性ガスを含まない条件下で低温CVD法により形成された保護膜を介在して前記高誘電体膜上に形成されている。

【0018】本発明の半導体集積回路装置は、前記容量 絶縁膜が酸化タンタル膜を含んでいる。

【0019】本発明の半導体集積回路装置は、前記容量 素子がDRAMのメモリセルを構成するメモリセル選択 用MISFETの上部に配置されている。

[0020]本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。

【0021】(a)半導体基板の主面上に、容量索子の下部電極を構成する第1導電膜を形成する工程、(b)前記第1導電膜上に、高誘電体膜を含む単一または複数 30の膜からなる容量絶縁膜を形成する工程、(c)前記容量絶縁膜上に、還元性ガスを含まない条件下で低温CVD法により保護膜を形成する工程、(d)前記保護膜上に、容量素子の上部電極を構成するチタンナイトライド膜を含む単一または複数の膜からなる第2導電膜を形成する工程。

[0022] 本発明の半導体集積回路装置の製造方法は、前記容量絶縁膜が酸化タンタル膜を含んでいる。

【0023】本発明の半導体集積回路装置の製造方法は、前記保護膜がアモルファスチタン膜または多結晶チタン膜を含んでいる。

【0024】本発明の半導体集積回路装置の製造方法は、前記容量素子がDRAMのメモリセルを構成するメモリセル選択用MISFETの上部に配置されている。

(0025) 本発明の半導体集積回路装置の製造方法は、前記容量素子の下部電極の少なくとも一部をフィン形または円筒形にパターニングする工程を含んでいる。

(0028) 本発明の半導体集積回路装置の製造方法は、以下の工程を含んでいる。

(0027) (a) 半導体基版の主面上に、MISFで 50 30下部を含む p型ウエル2内に p型不純物 (ホウ素)

Tを形成する工程、(b)前記MISFETの上部に、単一または複数の膜からなる第1導電膜を形成する工程、(c)前記第1導電膜の少なくとも一部をフィン形または円筒形にパターニングして、容量素子の下部電極を形成する工程、(d)前記下部電極上に、高誘電体膜を含む単一または複数の膜からなる容量絶縁膜を形成する工程、(e)前記容量絶縁膜上に、チタン含有ソースガスを含み、窒素含有還元性ガスを含まない条件下で低温CVD法により保護膜を形成する工程、(f)前記保護膜上に、チタン含有ソースガスと窒素含有還元性ガスとを含む条件下で低温CVD法により、チタンナイトライド膜を含む単一または複数の膜からなる第2導電膜を形成する工程、(g)前記第2導電膜、前記保護膜および前記容量絶縁膜をパターニングして、前記容量素子の上部電極を形成する工程。

【0028】本発明の半導体集積回路装置の製造方法は、CVD装置のチャンパ内に前記チタン含有ソースガスを導入し、次いで前記窒素含有還元性ガスを導入するととにより、前記保護膜と前記第2導電膜とを連続して20 成膜する。

[0029] 本発明の半導体集積回路装置の製造方法は、前記容量絶縁膜が酸化タンタル膜を含んでいる。 [0030] 本発明の半導体集積回路装置の製造方法は、前記保護膜がアモルファスチタン膜または多結晶チ

は、前記保護膜がアモルファスチタン膜または多柏品ナタン膜を含んでいる。 【0031】本発明の半導体集積回路装置の製造方法

は、前記チタン含有ソースガスが四塩化チタン、テトラキシジメチルアミノチタン、テトラキシジエチルアミノチタンまたはそれらの混合ガスを含んでいる。

【0032】本発明の半導体集積回路装置の製造方法は、前記窒素含有還元性ガスがアンモニア、モノメチルヒドラジンまたはそれらの混合ガスを含んでいる。 【0033】

【発明の実施の形態】以下、本発明の実施の形態を図面を用いて詳述する。なお、実施の形態を説明するための 全図において同一機能を有するものは同一の符号を付 し、その繰り返しの説明は省略する。

【0034】(実施の形態1)本実施の形態は、メモリセル選択用MISFETの上部にビット線を配置し、このビット線の上部に情報審積用容置素子を配置するキャパシタ・オーバー・ビットライン(Capacitor Over Bitline; COB) 構造のメモリセルを備えたDRAMに適用したものである。

(0035) このメモリセルを形成するには、まず図1に示すように、p型の単結晶シリコンからなる半導体基板1の主面にp型不純物(ホウ紫)をイオン打込みしてp型ウエル2を形成した後、周知のLOCOS法でp型ウエル2の表面に素子分離用のフィールド酸化膜3およびデート酸化膜4を形成する。次に、フィールド酸化膜

をイオン打込みして素子分離用のp型チャネルストッパ 層5を形成する。

【0036】次に、図2に示すように、p型ウエル2上 にメモリセル選択用MISFETのゲート電極6(およ びこのゲート電極6と一体に構成されるワード線WL) を形成する。ゲート電極6(ワード線WL)は、p型ウ エル2上にCVD法で多結晶シリコン膜(または多結晶 シリコン膜と高融点金属シリサイド膜とを積層したポリ サイド膜)と酸化シリコン膜7とを堆積し、フォトレジ ストをマスクにしたエッチングでとれらの膜をパターニ 10 ングして形成する。

【0037】次に、図3に示すように、p型ウエル2に n型不純物 (リン) をイオン打込みしてメモリセル選択 用MISFETのn型半導体領域8(ソース領域、ドレ イン領域)を形成する。続いて図4に示すように、ゲー ト電極6 (ワード線WL) の側壁にサイドウォールスペ ーサ9を形成した後、CVD法で酸化シリコン膜10を 堆積する。サイドウォールスペーサ9は、CVD法で堆 積した酸化シリコン膜を反応性イオンエッチング法でバ ターニングして形成する。

【0038】次に、図5に示すように、メモリセル選択 用MISFETのソース、ドレイン領域(n型半導体領 域8)の一方の上部の酸化シリコン膜10およびゲート 酸化膜4を開孔して接続孔11を形成した後、酸化シリ コン膜10上にCVD法でn型の多結晶シリコン膜12 を堆積し、続いて図6に示すように、この多結晶シリコ ン膜12をパターニングする。

【0039】次に、図7に示すように、CVD法で堆積 したBPSG膜13をリフローしてその表面を平坦化し た後、メモリセル選択用MISFETのソース、ドレイ ン領域(n型半導体領域8)の他方の上部のBPSG膜 13、酸化シリコン膜10およびゲート酸化膜4を開孔 して接続孔14を形成する。

[0040]次に、図8に示すように、BPSG膜13 上にCVD法で堆積したn型の多結晶シリコン膜をパタ ーニングして、前記接続孔 1 4 を通じて n 型半導体領域 8に接続されるビット線BLを形成する。ビット線BL は、スパッタリング法で堆積したTiN膜とW膜の積層 膜などで構成することもできる。

上にCVD法で酸化シリコン膜15.窒化シリコン膜1 6 および酸化シリコン膜17を順次堆積した後、図10 に示すように、n型半導体領域8の上部の酸化シリコン 膜17、窒化シリコン膜16および酸化シリコン膜15 を開孔して前記多結晶シリコン膜12に違する接続孔1 8を形成する。

【0042】次に、図11に示すように、酸化シリコン 購17上にCVD法でn型の多結晶シリコン膜19を堆 積し、続いてこの多結晶シリコン膜19上にCVD法で 散化シリコン類20を堆積する。続いて図12に示すよ。56。不活性ガスのいずれか一方のみを選択的に導入できる構

うに、酸化シリコン膜20を円柱状にパターニングして 接続孔18の内部と上部のみに残した後、CVD法でn 型の多結晶シリコン膜21を堆積する。

【0043】次に、図13に示すように、多結晶シリコ ン膜21を反応性イオンエッチング法でパターニングし て円柱形の酸化シリコン膜20の側壁のみに残した後、 多結晶シリコン膜21の下層の多結晶シリコン膜19を パターニングして、酸化シリコン膜20およびその側壁 の多結晶シリコン膜21の下部のみに残す。

【0044】次に、図14に示すように、フッ酸水溶液 などウェットエッチング液を用いて酸化シリコン膜20 および下層の酸化シリコン膜17を除去する。このと き、酸化シリコン膜17の下層の窒化シリコン膜16が エッチングストッパとなるので、窒化シリコン膜16よ りも下層の酸化シリコン膜15やBPSG膜13などが 除去されることはない。これにより、3層の多結晶シリ コン膜12、19、20からなる円筒形(クラウン形) の下部電極22が得られる。

【0045】次に、図15に示すように、下部電極22 20 の表面にCVD法で窒化シリコン膜23を薄く堆積した 後、窒化シリコン膜23の表面にCVD法で酸化タンタ ル膜24を薄く堆積するととにより、窒化シリコン膜2 3と酸化タンタル膜24の積層膜で構成された情報蓄積 用容量素子の容量絶縁膜25を形成する。酸化タンタル 膜24は、例えばTa(OC、H;)(エトキシタンタ ル)を反応ガスに用いて400℃程度の温度で堆積し、 その後、電気炉またはランプアニール装置を用いて70 0~1000℃程度の温度でアニールする。酸化タンタ ル膜24と蓄積電極との間には窒化シリコン膜が設けら 30 れているので、との高温アニール時に酸化タンタル膜2 4と下部電極22 (多結晶シリコン膜)とが反応して両 者の界面に酸化物が形成されることはない。

【0046】次に、上記容量絶縁膜25の上部に情報蓄 積用容量素子の上部電極を形成するために、半導体基板 1を図18に示すCVD装置40のチャンバ41内に搬 入する。

[0047] 同図に示すように、このCVD装置40 は、TiCl。、TDMAT、TDEATなどのチタン 含有ソースガスと、TiN膜中のTiとNの組成比を 【0041】次に、図9に示すように、BPSG膜13 40 1:1に近づけるために使用するNH, MMHなどの 窒素含有還元性ガスと、He(ヘリウム)、Ar(アル ゴン)、N、(窒素) などの不活性ガスのそれぞれを個別 のガス供給管を通じてチャンバ41内に導入する構造に なっている。このような構造にすることにより、ガス供 給管の途中でガス同士が反応して管内に反応物が堆積す る不具合を防止することができる。

> 【0048】また、このCVD装置40は、ガス供給管 の途中に設けたパルブ42、43の開閉を調整すること によって、チャンバ41内に窓器含有週元性ガスまたは

9

造になっている。

【0049】さらに、このCVD装置40は、チャンバ41内に窒素含有還元性ガスを導入するガス供給管の途中に、チャンパ41内の真空度を調整するための真空ポンプ44とは別の真空ポンプ45が接続されている。このような構造にすると、チャンパ41内に窒素含有還元性ガスを導入する初期段階に真空ポンプ45でガス供給管内のガスの一部を排気することにより、チャンパ41内に瞬間的に過剰の窒素含有還元性ガスが導入されてしまう不具合を防止することができる。

【0050】本実施の形態では、半導体基板1を上記C VD装置40のチャンバ41内に搬入した後、まず真空ポンプ44でチャンバ41内を所定の真空度になるまで排気し、続いてチャンバ41内に所定の流量のチタン含有ソースガスと不活性ガスとを導入し、約300~600℃、より好ましくは約400~450℃でチタン含有ソースガスを熱分解させることにより、図16に示すように、酸化タンタル膜24の表面に沿ってアモルファスTi 膜26を薄く堆積する。なお、不活性ガスとしてN、またはN、と他の不活性ガスとの混合ガスを使用した20場合は、アモルファスTi Nを一部含んだアモルファスTi 膜26が形成されることもあるが支障はない。

【0051】次に、CVD装置40のチャンバ41内に 所定の流量のチタン含有ソースガス、窒素含有還元性ガスおよび不活性ガスを導入し、図17に示すように、チタン含有ソースガスと窒素含有還元性ガスとを反応させてアモルファスTi膜26の上部にTiN膜27の積層膜で構成された情報蓄積用容量素子の上部電極28を形成する。

【0052】上記の方法によれば、酸化タンタル膜24の表面はアモルファスTi膜26で覆われているので、窒素含有還元性ガスが酸化タンタル膜24と接触することはない。従って、窒素含有還元性ガスによる酸化タンタル膜の耐圧劣化が確実に防止される。また、チャンバ41内に窒素含有還元性ガスを導入する初期段階に真空ポンプ45でガス供給管内のガスの一部を排気し、チャンバ41内に瞬間的に過剰の窒素含有還元性ガスが導入されないようにすることにより、TiN膜27中のTiとNの組成を最適値(Ti:N=1:1)に近づけることができる。

【0053】とのように、本実施の形態によれば、情報蓄積用容量素子の容量絶縁膜25を構成する酸化タンタル膜24の上部にCVD法でTiN膜27を堆積して上部電極28を形成する際、あらかじめ酸化タンタル膜24の表面に窒素含有還元性ガスを透過しないアモルファスTi膜26を形成しておくことにより、酸化タンタル臓24の耐圧劣化(リーク電流の増大)を確実に防止することができるので、リフレッシュ特性の向上したDRAMを実現することができる。

【0054】(実施の形態2)図19は、本実施の形態のDRAMのプロック図、図20は、このDRAMのメモリアレイとセンスアンプの回路図である。

10

【0055】本実施の形態のDRAMは、半導体基板の主面の主要部を占めるメモリアレイMARYをその基本構成要素とする。このメモリアレイMARYは、図20に示すように、図の垂直方向に平行して配置されるm+1本のワード線(W0-Wm)と、水平方向に平行して配置されるn+1組の相補性ビット線(非反転ビット線BOT-BNTおよび反転ビット線BOB-BNB)とを含んでいる。これらのワード線および相補ビット線の交点には、情報蓄積用容量素子(Cs)およびメモリセル選択用MISFETQaからなる(m+1)×(n+1)個のメモリセルが格子状に配置されている。

【0056】メモリアレイMARYの同一の列に配置されたm+1個のメモリセルのメモリセル選択用M1SFETQaのドレイン領域は、対応する相補ビット線の非反転または反転信号線に所定の規則性をもって交互に結合されている。また、メモリアレイMARYの同一の行に配置されたn+1個のメモリセルのメモリセル選択用MISFETQaのゲート電極は、対応するワード線と一体に結合されているる。メモリアレイMARYを構成するすべてのメモリセルの情報蓄積用容量素子(Cs)の他方の電極には、所定のプレート電圧VPが共通に供給される。

【0057】メモリアレイMARYを構成するワード線(Wo-Wm)は、その下方においてXアドレスデコーダXDに結合され、択一的に選択状態とされる。XアドレスデコーダXDには、XアドレスパッファXBからi30 +1ビットの内部アドレス信号(Xo-Xi)が供給され、タイミング発生回路TGから内部制御信号XDGが供給される。また、XアドレスバッファXBには、アドレス入力端子(Ao-Ai)を介してXアドレス信号(XAo-XAi)が時分割的に供給され、タイミング発生回路TGから内部制御信号XLが供給される。

【0058】XアドレスバッファXBは、アドレス入力端子(A0-Ai)を介して供給されるXアドレス信号(XA0-XAi)を内部制御信号XLに従って取り込み、保持すると共に、これらのXアドレス信号を元に内部アドレス信号(X0-Xi)を形成してXアドレスデコーダXDに供給する。また、XアドレスデコーダXDは、内部制御信号XDGのハイレベルを受けて選択的に動作状態とされ、内部アドレス信号(X0-Xi)をデコードして、メモリアレイMARYの対応するワード線(W0-Wm)を択一的にハイレベルの選択状態とする

【0059】メモリアレイMARYを構成する相補ビット線(Both BNT、BCB-BNB)はセンスアンプSAに 結合され、このセンスアンプSAを介して相補共通デー 50 タ線CDに択一的に接続されている。センスアンフSA

には、YアドレスデコーダYDからn+1ビットのビッ ト線選択信号(YSO-YSn)が供給され、タイミン グ発生回路TGから内部制御信号PAが供給される。ま た、YアドレスデコーダYDには、Yアドレスバッファ YBからi+1ビットの内部アドレス信号(Y0-Yi)が供給され、タイミング発生回路TGから内部制御 信号YDGが供給される。さらに、Yアドレスパッファ YBには、アドレス入力端子(A0-Ai)を介してY アドレス信号(AYO -AYi)が時分割的に供給さ れ、タイミング発生回路TGから内部制御信号YLが供 10 給される。

【0060】YアドレスパッファYBは、アドレス入力 端子(A0-Ai)を介して供給されるYアドレス信号 (AYO-AYi)を内部制御信号YLに従って取り込 み、保持するとともに、これらのYアドレス信号を元に 内部アドレス信号(Yo-Yi)を形成して、Yアドレ スデコーダYDに供給する。また、Yアドレスデコーダ YDは、内部制御信号YDGがハイレベルとされること で選択的に動作状態とされ、内部アドレス信号(YO-Yi)をデコードして、対応するビット線選択信号(Y 20 So -YSn)を択一的にハイレベルの選択状態とす

【0061】センスアンプSAは、メモリアレイMAR Yの相補ビット線に対応して設けられるn+1個の単位 回路を含んでいる。とれらの単位回路は、特に制限され ないが、図20に例示されるように、相補ビット線の非 反転および反転信号線間にそれぞれ設けられた一対のn チャネル型MISFETN,、N。からなるピット線プ リチャージ回路と、pチャネル型MISFETP、およ びn チャネル型MISFETN, からなるCMOSイン 30 【0064】メモリアレイMARYの相補ビット線の指 バータならびに p チャネル型M I S F E T P z および n チャネル型MISFETN。からなるCMOSインパー タが交差結合されてなる単位増幅回路とをそれぞれ含ん でいる。とのうち、各単位回路のビット線プリチャージ 回路を構成するnチャネル型MISFETN,、N。の 共通結合されたソース領域には内部電圧HVが共通に供 給され、そのゲート電極には内部制御信号PCが共通に 供給される。なお、内部電圧HVは、回路の電源電圧お よび接地電位間の中間電位とされる。また、内部制御信 号PCは、メモリセルが非選択状態とされるときに選択 的にハイレベルとされる。これにより、nチャネル型M ISFETN: 、N。は、メモリセルが非選択状態とさ れ、内部制御信号PCがハイレベルとされることで選択 的に、かつ一斉にオン状態となり、メモリアレイMAR Yの対応する相補ビット線の非反転および反転信号線を 内部電圧HVにプリチャージする。

【0062】一方、各単位回路の単位増幅回路を構成す るoチャネル型MISFETP。 P. のソース領域 は、コモンソース線SPに共通結合されている。コモン ソース線SPは、そのゲート電極に内部制御信号PAの 50 リアレイMARYの選択された上個のメモリセルに書き

インバータVlによる反転信号つまり反転内部制御信号 PABを受けるpチャネル型の駆動用MISFETP, を介して回路の電源電圧に結合されている。同様に、各 単位回路の単位増幅回路を構成するnチャネル型MIS FETN、、N、のソース領域は、コモンソース線SN に共通結合されている。 コモンソース線SNは、そのゲ ート電極に内部制御信号PAを受けるnチャネル型の駆 動用MISFETN、を介して回路の接地電位に結合さ れている。との結果、各単位増幅回路は、内部制御信号 PAがハイレベルとされ、 反転内部制御信号PABがロ ウレベルとされることで選択的に、かつ一斉に動作状態 とされ、メモリアレイMARYの選択されたワード線に 結合されるn+1個のメモリセルから対応する相補ビッ ト線を介して出力される微小読み出し信号を増幅し、ハ イレベルまたはロウレベルの2値読み出し信号とする。 【0063】さらに、センスアンプSAの各単位回路 は、単位増幅回路の非反転および反転入出力ノードと相 補共通データ線CDとの間に設けられるnチャネル型の 一対のスイッチMISFETN、、N、をそれぞれ含ん でいる。これらのスイッチMISFET対のゲート電極 はそれぞれ共通結合され、YアドレスデコーダYDから 対応するビット線選択信号(YS0-YSn)がそれぞ れ供給される。とれにより、各単位回路のスイッチMI SFETN、、N。は、対応するビット線選択信号(Y So-YSn)がハイレベルとされることで選択的にオ ン状態とされ、センスアンプSAの対応する単位増幅回 路つまりメモリアレイMARYの対応する1組の相補ビ ット線と相捕共通データ線CDとを選択的に接続状態と

定された1組が択一的に接続状態とされる相補共通デー タ線CDは、データ入出力回路IOに結合されている。 データ入出力回路IOは、図示しないライトアンプおよ びメインアンプならびにデータ入力バッファおよびデー タ出力バッファを含んでいる。とのうち、ライトアンプ の出力端子およびメインアンプの入力端子は、相補共通 データ線C Dに共通結合されている。ライトアンプの入 力端子は、データ入力バッファの出力端子に結合され、 データ入力バッファの入力端子は、データ入力端子D in 40 に結合されている。また、メインアンプの出力端子はデ --タ出力バッファの人力端子に結合され、データ出力バ ッファの出力端子はデータ出力端子 Dout に結合されて いる。

【0065】データ入出力回路 I Oのデータ入力バッフ ァは、メモリセルが書き込みモードで選択状態とされる とき、データ入力端子Dinを介して供給される書き込み データを取り込み、ライトアシブに伝達する。この書き 込みデータは、ライトアンプによって所定の相補書き込 み信号とされた後、相補共通データ線CDを介してメモ

込まれる。一方、データ入出力回路IOのメインアンプ は、メモリセルが読み出しモードで選択状態とされると き、メモリアレイMARYの選択されたメモリセルから 相補共通データ線CDを介して出力される2値読み出し 信号をさらに増幅して、データ出力パッファに伝達す る。この読み出しデータは、データ出力バッファからデ ータ出力端子Dout を介して外部に送出される。

【0066】タイミング発生回路TGは、外部から起動 制御信号として供給されるロウアドレスストローブ信号 RASB、カラムアドレスストローブ信号CASBおよ 10 びライトイネーブル信号WEBを元に上記各種の内部制 御信号を選択的に形成してDRAMの各部に供給する。 【0067】次に、本実施の形態のDRAMの製造方法 を図21~図47を用いて説明する。

【0068】とのDRAMを製造するには、まず図21 に示すように、p・型単結晶シリコンからなる半導体基 板1の表面を酸化して薄い酸化シリコン膜53を形成し た後、CVD法を用いて酸化シリコン膜53上に窒化シ リコン膜54を堆積し、次いでフォトレジストをマスク にしてとの窒化シリコン膜54をエッチングすることに 20 より、素子分離領域の窒化シリコン膜54を除去する。 【0069】次に、図22に示すように、窒化シリコン 膜54をマスクにして半導体基板1をアニールすること により、フィールド酸化膜3を形成する。次に、窒化シ リコン膜54を除去した後、図23に示すように、メモ リアレイを形成する領域と周辺回路のnチャネル型MI SFETを形成する領域の半導体基板1にp型不純物 (ホウ素 (B))をイオン注入してp型ウエル2を形成 する。また、周辺回路のpチャネル型MISFETを形 成する領域の半導体基板lにn型不純物(リン(P)) をイオン注入してn型ウエル55を形成する。続いて、 p型ウェル2にp型不純物(B)をイオン注入してp型 チャネルストッパ層5を形成し、n型ウエル55にn型 不純物(P)をイオン注入してn型チャネルストッパ層 6を形成する。その後、フィールド酸化膜3で囲まれた p型ウェル2、n型ウエル55のそれぞれの活性領域の 表面を熱酸化してゲート酸化膜4を形成する。

【0070】次に、図24に示すように、メモリセル選 択用MISFETのゲート電極6A(ワード線WL)、 周辺回路のnチャネル型MISFETのゲート電極6B およびpチャネル型MISFETのゲート電極6Cを形 成する。ゲート電極6A(ワード線WL)とゲート電極 6B、6Cは、CVD法を用いて半導体基板1上にタン グステン (W) 膜を堆積し、続いてこのW膜上にプラズ マCVD法を用いて窒化シリコン膜57を堆積した後、 フォトレジストをマスクにしたエッチングでこれらの膜 をパターニングして同時に形成する。

【0071】次に、図25に示すように、p型ウエル2 にn型不純物 (P) をイオン注入し、n型ウエル55に p型不純物(B)をイオン注入する。後の工程で行うアー50 だけなので、接続孔63、64が自己整合(セルファラ

ニールにより、このn型不純物(P)でメモリセル選択 用MISFETのn型半導体領域8(ソース領域、ドレ イン領域)と周辺回路のn チャネル型MISFETのn - 型半導体領域58とが形成され、p型不純物(B)で 周辺回路のpチャネル型MISFETのp-型半導体領 域59が形成される。

【0072】次に、図26に示すように、ゲート電極6 A (ワード線WL) とゲート電極6B、6Cのそれぞれ の側壁にサイドウォールスペーサ9を形成した後、周辺 回路のp型ウエル2にn型不純物(P)をイオン注入 し、n型ウエル55にp型不純物(B)をイオン注入す る。サイドウォールスペーサ9は、プラズマCVD法を 用いて半導体基板1上に窒化シリコン膜を堆積した後、 この窒化シリコン膜を異方性エッチングで加工して形成 する。

【0073】次に、図27に示すように、半導体基板1 を窒素雰囲気中でアニールして前記n型不純物(P)と p型不純物とを拡散させることにより、メモリセル選択 用MISFETのn型半導体領域8(ソース領域、ドレ イン領域)と、周辺回路のnチャネル型MISFETの n-型半導体領域58 およびn・型半導体領域60と、 pチャネル型MISFETのp⁻型半導体領域59およ びp・型半導体領域61とを形成する。周辺回路のnチ ャネル型MISFETのソース領域、ドレイン領域のそ れぞれは、n・型半導体領域58とn・型半導体領域6 OとからなるLDD (Lightly Doped Drain) 構造で構成 され、pチャネル型MISFETのソース領域、ドレイ ン領域のそれぞれは、p 型半導体領域59とp 型半 導体領域61とからなるLDD構造で構成される。

【0074】次に、図28に示すように、メモリセル選 択用MISFET、周辺回路のnチャネル型MISFE Tおよびpチャネル型MISFETのそれぞれの上部に プラズマCVD法を用いて酸化シリコン膜62を堆積 し、続いてとの酸化シリコン膜62を化学的機械研磨(C hemical Mechanical Polishing; CMP) 法で研磨して その表面を平坦化した後、フォトレジストをマスクにし て酸化シリコン膜62 およびゲート酸化膜4をエッチン グすることにより、メモリセル選択用MISFETのn 型半導体領域8(ソース領域、ドレイン領域)の上部に 40 接続孔63、64を形成し、周辺回路のnチャネル型M ISFETのn・型半導体領域60(ソース領域、ドレ イン領域)の上部に接続孔65、66を形成し、pチャ ネル型MISFETのp:型半導体領域61(ソース領 域、ドレイン領域)の上部に接続孔67、68を形成す

【0075】このとき、メモリセル選択用MISFET のゲート電極6A(ワード線WL)の上部に形成された 窒化シリコン膜 5.7 と側壁に形成された窒化シリコンの サイドウォールスペーサ9は、僅かにエッチングされる

イン)で形成される。同様に、周辺回路のnチャネル型MISFETのゲート電極6B、pチャネル型MISFETのゲート電極6Cのそれぞれの上部に形成された窒化シリコン頗57と側壁に形成された窒化シリコンのサイドウォールスペーサ9は、僅かにエッチングされるだけなので、接続孔65~68が自己整合(セルフアライン)で形成される。

【0076】メモリセル選択用MISFET、周辺回路のnチャネル型MISFETおよびpチャネル型MISFETおよびpチャネル型MISFETの上部に堆積する絶縁膜としては、上記酸化シリコン膜62の他にも、例えばCVD法を用いて堆積したオゾン(O,)-BPSG膜や、CVD法を用いて堆積したオゾン-TEOS(Tetra Ethoxy Silane)などを使用することができる。これらの絶縁膜は、酸化シリコン膜62と同じく、化学的機械研磨(CMP)法でその表面を平坦化する。

【0077】次に、図29に示すように、接続孔63~68の内部にTiNとWの積層膜で構成されたプラグ69を埋め込む。このプラグ69は、酸化シリコン膜62の上部に基板とW膜との接着層となるTiN膜をスパッタリング法を用いて堆積し、続いてCVD法を用いてこのTiN膜の上部にW膜を堆積した後、このW膜とTiN膜とをエッチバックして形成する。

【0078】このとき、プラグ69と基板のコンタクト抵抗を低減するために、接続孔63~68の底部にTiシリサイド (TiSiz)層を形成してもよい。Tiシリサイド層は、スパッタリング法を用いて酸化シリコン膜62の上部にTi膜を堆積し、800℃程度のアニールでこのTi膜と接続孔63~68の底部の基板とを反応させた後、酸化シリコン膜62上に残った未反応のTi膜をウェットエッチングで除去して形成する。その後、酸化シリコン膜62の上部に堆積したTiN膜とW膜とをエッチバックしてプラグ69を形成する。

【0080】ビット線BL、は、前記接続孔63を通じてメモリセル選択用MISFETのソース領域、ドレイン領域の一方(n型半導体領域8)と電気的に接続される。またビット線BL、は、前記接続孔65を通じて周辺回路のnチャネル型MISFETQnのソース領域、ドレイン領域の一方(n・型半導体領域60)と電気的に接続される。

【0081】周辺回路の配線70Aの一端は、接続孔6 H,) を反応ガスに用いて400℃程度の過度で推復し 6を通じてnチャネル型MISFETのフース領域、ト 50 た後、電気炉またはランフアニール装置を用いて700

レイン領域の他方(n・型半導体領域60)と電気的に接続され、他端は接続孔67を通じてpチャネル型M! SFETのソース領域、ドレイン領域の一方(p・型半 導体領域61)と電気的に接続される。また配線70B は、接続孔68を通じてpチャネル型M!SFETのソ ース領域、ドレイン領域の他方(p・型半導体領域6 1)と電気的に接続される。

【0082】次に、図31に示すように、ビット線BL 1,BL, と配線70A、70Bのそれぞれの側壁にサイ ドウォールスペーサ72を形成する。サイドウォールス ペーサ72は、プラズマCVD法を用いて酸化シリコン 膜62の上部に窒化シリコン膜を堆積した後、この窒化 シリコン膜を異方性エッチングで加工して形成する。 (0083)次に、図32に示すように、ビット線BL 1, BL、と配線70A、70Bのそれぞれの上部にブラ ズマCVD法を用いて酸化シリコン膜73を堆積し、続 いてこの酸化シリコン膜73を化学的機械研磨(CM P) 法で研磨してその表面を平坦化した後、フォトレジ ストをマスクにして酸化シリコン膜73をエッチングす ることにより、メモリセル選択用MISFETのn型半 導体領域8(ソース領域、ドレイン領域)の一方の上部 に形成された前記接続孔64の上部に接続孔74を形成 する。とのとき、ビット線BL、の上部に形成された窒 化シリコン膜71と側壁に形成された窒化シリコンのサ イドウォールスペーサ72は、僅かにエッチングされる だけなので、接続孔74が自己整合(セルフアライン) で形成される。

【0084】ビット線BL、BL、および配線70A、70Bの上部に堆積する絶縁膜としては、上記酸化シリコン膜73の他にも、例えば前記のオゾン-BPSG膜やオゾン-TEOS膜、あるいはスピンオングラス(Spinon Class; SOG) 膜などを使用することができる。オゾン-BPSG膜やオゾン-TEOS膜を使用した場合は、酸化シリコン膜73と同じく化学的機械研磨(CMP)法でその表面を平坦化する。

【0085】次に、図33に示すように、接続孔74の内部にWのプラグ75を埋め込んだ後、接続孔74の上部に情報蓄積用容量素子の下部電極(蓄積電極)76を形成する。Wのプラグ75は、CVD法を用いて酸化シリコン膜73の上部にW膜を堆積した後、このW膜をエッチバックして形成する。下部電極76は、CVD法を用いて酸化シリコン膜73の上部にW膜を堆積した後、フォトレジストをマスクにしたエッチングでこのW膜をパターニングして形成する。

(0086)次に、図34に示すように、下部電極22の上部に酸化タンタル膜77を堆積する。酸化タンタル膜77は、ステップカバレージのよいCVD法を用いて堆積する。酸化タンタル膜77は、例えばTa(OC:H,)を反応ガスに用いて400°C程度の温度で堆積した後、賃賃停またはランフアニール装置を用いて700

10

~1000°C程度の温度でアニールする。

[0087]次に、前記実施の形態1で用いたCVD装 置を用いて酸化タンタル膜77の上部に上部電極用の導 電膜を堆積する。このとき使用するチタン含有ソースガ スはTiCl。、TDMATまたはTDEAT、窒素含 有還元性ガスはNH、、MMHまたはそれらの混合ガ ス、不活性ガスはHe、Ar、N、またはそれらの混合 ガスである。

【0088】本実施の形態では、図35に示すステップ に従ってCVD装置のチャンバ内にガスを導入する。す なわち、チャンパ内を所定の真空度に排気した後、基板 を昇温させながら不活性ガスを導入し、基板温度がほぼ 一定になったところでチタン含有ソースガスを導入して これを熱分解させることにより、図36に示すように、 酸化タンタル膜77の表面にTiを主成分とする膜厚3 0~50A程度の薄い保護膜78を形成する。続いて、 チャンパ内に窒素含有還元性ガスを導入してチタン含有 ソースガスと反応させることにより、図37に示すよう に、保護膜78の表面にTiN膜79を堆積する。との ときの代表的なチタン含有ソースガスと窒素含有還元性 ガスとの反応式を図38に示す。

[0089]チタン含有ソースガスは、図39に示すよ うに、基板の昇温時に不活性ガスとほぼ同時に導入して もよく、あるいは図40に示すように、窒素含有還元性 ガスを導入する直前に導入してもよいが、いずれの場合 も窒素含有還元性ガスに先だってチタン含有ソースガス を導入する。このようにすると、チタン含有ソースガス の熱分解によって酸化タンタル膜77の表面に保護膜7 8が形成され、とれがその後に導入される窒素含有還元 性ガスと酸化タンタル膜77との接触を防ぐので、酸化 タンタル膜77の劣化が防止される。

【0090】また、酸化タンタル膜77の上部に保護膜 78とTiN膜79とを堆積する際には、窒素含有還元 性ガスの透過に対する保護膜78のバリヤ性が十分高く なるような温度条件で成膜を行う必要がある。具体的に は、結晶化温度よりも低い温度で成膜を行い、結晶に比 べて膜中にガスの透過するパスが少ないアモルファス状 あるいは多結晶状の保護膜78を形成する。

【0091】保護膜78とTiN膜79の成膜温度は、 使用するチタン含有ソースガスや窒素含有還元性ガスの 種類およびそれらの組み合わせによって最適値が異なる が、一般に窒素含有還元性ガスとしてNH,を使用する 場合は550℃以下、より好ましくは500℃以下であ り、MMHを使用する場合は500℃以下、より好まし くは450℃以下である。

【0092】図41および図42は、上記保護膜78お よびTiN膜79の成膜温度と、酸化タンタル膜77の 電界強度との関係を調べた実験結果を示すグラフであ る。図41は、TiN膜79で構成された上部電極に正 $lacksymbol{\mathsf{L}}$ ($lacksymbol{\mathsf{L}}$) の電圧 $lacksymbol{\mathsf{L}}$ 50 $lacksymbol{\mathsf{L}}$ $lacksymbol{\mathsf{L}}$ lacksymbol

強度を示し、図42は、上記上部電極に負(一)の電圧 を印加したときの10-1A/cm2 での電界強度を示して いる。図中の白い丸印(〇)は、前記図35に示したス テップで成膜を行った場合(不活性ガス=He+Ar、 チタン含有ソースガス=TiCl、、窒素含有還元性ガ ス=NH,)、黒い丸印(●)は、前記図39に示したス テップで成膜を行った場合(不活性ガス=He+Ar、 チタン含有ソースガス=TiCli、窒素含有還元性ガ ス=NH,)、白い角印(□)は、前記図40に示したス テップで成膜を行った場合(不活性ガス=He+Ar、 チタン含有ソースガス=TiCl、、窒素含有還元性ガ ス=NH,)、黒い角印(m)は、同じく図40に示した ステップで成膜を行った場合(不活性ガス=He+A r、チタン含有ソースガス=TiCl。、窒素含有違元 性ガス=NH, +MMH) である。

18

【0093】上記実験結果から、一般に保護膜78およ びTiN膜79の成膜温度が低い方が酸化タンタル膜7 7の電界強度が増加し、容量絶縁膜のリーク耐圧が向上 することが判る。なお、上記の成膜プロセスでは、チタ ン含有ソースガス (TiCl,)の分解によって生じた塩 素が膜中に取り込まれる。との塩素濃度は、図43に示 すように、成膜温度が低くなるにつれて高くなる。上部 電極を構成する導電膜中に高濃度の塩素が取り込まれる と、上部電極の上層にAl(アルミニウム)を含む配線 を形成した際、上部電極とこの配線とを接続する接続孔 を通じて配線中に塩素が取り込まれるため、配線腐蝕を 引き起こすポテンシャルが高くなる。従って、保護膜7 8 およびTiN膜79の成膜温度の下限は、この点にも 配慮して設定する必要がある。

【0094】次に、図44に示すように、TiN膜79 の上部に高選択比膜80を堆積した後、フォトレジスト をマスクにしたドライエッチングで高選択比膜80、T iN膜79、保護膜78および酸化タンタル膜77をパ ターニングして上部電極(プレート電極)90および容 **量絶縁膜(酸化タンタル膜77)を形成し、情報蓄積用** 容量素子Csを完成させる。また同時に周辺回路の配線 81、82を形成する。高選択比膜80は、後の工程で 酸化シリコン膜や窒化シリコン膜をエッチングする際の エッチングストッパとなる膜であり、酸化シリコン膜や 40 窒化シリコン膜に対するエッチング選択比が大きい材料 であれば絶縁膜であっても導電膜であってもよい。

【0095】次に、図45に示すように、情報蓄積用容 量素子C s および配線81、82の上部に酸化シリコン 膜83を堆積した後、フォトレジストをマスクにして酸 化シリコン膜83をドライエッチングすることにより、 情報蓄積用容量素子Csの上部電極90の上部に接続孔 84を形成し、配線81の上部に接続孔85を形成す み、また同時に、配線82が形成された領域の酸化シリ コン膜83、酸化シリコン臓73および窒化シリコン膜

続孔86を形成する。このとき、上部電極90の上部と 配線81、82の上部は高選択比膜80で覆われている ので、上部電極90や配線81、82がエッチングされ て膜厚が薄くなることはない。

19

【0096】次に、図46に示すように、上部電極90 および配線81、82を覆っている高選択比膜80をエ ッチングすることにより、接続孔85の内部に配線81 の一部を露出させ、接続孔86の内部に配線82の一端 を露出させる。

【0097】次に、図47に示すように、接続孔84、 85.86の内部にTiN(またはW)からなるブラグ 87を埋め込んだ後、酸化シリコン膜83の上部にA1 とTiNの積層膜からなる配線88A、88B、88C を形成する。とれにより、周辺回路の配線81は、配線 88 Cおよび配線82を介して下層の配線70 Bと接続 される。

【0098】とのように、本実施の形態によれば、情報 蓄積用容量素子C s の容量絶縁膜を構成する酸化タンタ ル膜77の上部に低温CVD法でTiN膜79を堆積し て上部電極90を形成する際、あらかじめ酸化タンタル 20 膜77の表面に窒素含有還元性ガスを透過しない保護膜 78を形成しておくことにより、酸化タンタル膜77の 耐圧劣化(リーク電流の増大)を確実に防止することが できるので、リフレッシュ特性の向上したDRAMを実 現することができる。

[0099]以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。

【0100】前記実施の形態では、容量素子の上部電極 30 方法を示す半導体基板の要部断面図である。 をTiNで構成する場合について説明したが、上部電極 をTiN以外の材料例えばTaNなどで構成する場合に も本発明を適用することができる。例えば酸化タンタル 膜上にCVD法でTaN膜を堆積する場合は、Ta(O C、H、) をNH、やMMHなどの窒素含有還元性ガス で還元する方法が用いられる。そとで、TaN膜の形成 に先立って酸化タンタル膜の表面に保護膜を形成すると とにより、窒素含有還元性ガスとの接触による酸化タン タル膜の耐圧劣化を防止することができる。

[0]()] また本発明は、容量素子の容量絶縁膜を酸 40 化タンタル以外の高誘電体膜や強誘電体膜、例えばBa SrTiO, SrTiO, BaTiO, PZT. B (ホウ素) あるいはF (フッ素) をドープした Z n O などで構成するDRAMや不揮発性メモリなどに適用す ることもできる。

[0102]

【発明の効果】本願によって開示される発明のうち、代 對的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0 1 0 3 】本発明によれば、容量素子の容量絶縁膜を 50 モリアレイとセンスアンツの回路図である。

構成する酸化タンタル膜の上部にTiN膜を堆積して上 部電極を形成する際、あらかじめ酸化タンタル膜の表面 に低温CVD法で保護膜を形成しておくことにより、窒 素含有還元性ガスと酸化タンタル膜との接触が防止され るので、耐圧特性の向上した容量素子を得るととができ

[0]04]本発明によれば、容量索子の容量絶縁膜を 高誘電率体膜で構成することにより、容量素子の蓄積電 荷量を増大させることができる。

10 【図面の簡単な説明】

> 【図1】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図2】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図3】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図4】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図5】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図6】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図7】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図8】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図9】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

> 【図10】本発明の一実施の形態であるDRAMの製造

【図11】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図12】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

(図13) 本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図14】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図15】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図16】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図17】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図 18】 本発明の一実施の形態である DRAMの製造 に用いるCVD装置の要部構成図である。

【図 19】 本発明の他の実施の形態であるDRAMのブ ロック図である。

【図20】 本発明の他の実施の形態である DRAMのメ

【図21】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図22】本発明の他の実施の形態である DRAMの製造方法を示す半導体基板の要部断面図である。

【図23】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図24】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図25】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図26】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図27】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図28】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図29】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図30】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図31】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

[図32]本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図33】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図34】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図35】上部電極用TiN膜の成膜ステップを示すグラフである。

【図36】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図37】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図38】チタン含有ソースガスと窒素含有還元性ガス との反応式を示す図である。

【図39】上部電極用TiN膜の成膜ステップを示すグラフである。

【図40】上部電極用TiN膜の成膜ステップを示すグラフである。

【図41】保護膜およびTiN膜の成膜温度と、酸化タンタル膜の電界強度との関係を示すグラフである。

【図42】保護膜およびTiN膜の成膜温度と、酸化タンタル膜の電界強度との関係を示すグラフである。

【図43】保護膜およびTiN膜の成膜温度と、膜中に 取り込まれる塩素濃度との関係を示すグラフである。

【図44】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面圏である。

【図45】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

22

【図46】本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

[図47]本発明の他の実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【符号の説明】

1 半導体基板

2 p型ウエル

3 フィールド酸化膜

4 ゲート酸化膜

10 5 p型チャネルストッパ層

6 ゲート電極

6A~6C ゲート電極

7 酸化シリコン膜

8 n型半導体領域(ソース領域、ドレイン領域)

9 サイドウォールスペーサ

10 酸化シリコン膜

11 接続孔

12 多結晶シリコン膜

13 BPSG膜

20 14 接続孔

15 酸化シリコン膜

16 窒化シリコン膜

17 酸化シリコン膜

18 接続孔

19 多結晶シリコン膜

20 酸化シリコン膜

21 多結晶シリコン膜

22 下部電極(蓄積電極)

23 窒化シリコン膜

30 24 酸化タンタル膜

25 容量絶縁膜

26 アモルファスT i 膜

27 TiN膜

28 上部電極

40 CVD装置

41 チャンパ

42 バルブ

43 バルブ

4.4 真空ポンプ

40 45 真空ポンプ

53 酸化シリコン膜

54 窒化シリコン膜

55 n型ウエル

56 n型チャネルストッパ層

57 窒化シリコン膜

58 n-型半導体領域

59 p 型半導体領域

80 n: 製半導体領域

6 1 p. 型半導体領域

50 62 酸化シリコン膜

63~68 接続孔

69 ブラグ

70A 配線

70B 配線

71 窒化シリコン膜

72 サイドウォールスペーサ

73 酸化シリコン膜

74 接続孔

75 プラグ

76 下部電極(蓄積電極)

77 酸化タンタル膜

78 保護膜

79 TiN膜

80 高選択比膜

81 配線

82 配線

83 酸化シリコン膜

84~86 接続孔

87 ブラグ

88A~88C 配線

[図1]

23

図 1

*90 上部電極(プレート電極)

BL ビット線

BL₁ ピット線

BL, ビット線

Cs 情報蓄積用容量素子

CASB カラムアドレスストローブ信号

CD 相補共通データ線

IO データ入出力回路

MARY メモリアレイ

10 RASB ロウアドレスストローブ信号

SA センスアンプ

SP コモンソース線

TG タイミング発生回路

VP プレート電圧

WEB ライトイネーブル信号

WL ワード線

XB Xアドレスバッファ


XD Xアドレスデコーダ


YB Yアドレスバッファ

*20 YD Yアドレスデコーダ

【図2】

図 2






[図4]

図 4


【図3】



(14)


特開平9-219501

(図5)




【図6】

図 6




[図7]

図 7




[図8]


2 8



[図9]



(図10]




(15)


(図11]

図 11

【図12】

図 12







【図13】

図 13

(図14)

図 14






(16)

【図15】

図 15

(図16)

图 16











図 17



[図18]





【図21】

図 21

 [図38]

図 38


TIN-CVD反広式

- (2) アンモニア退元 6TiCu + 8NH3 ⇒ 6TiN + 24HCl + N2
- (3) TDEATのアンモニア選元 Ti[N(CzHs)z]4 + NHs TiN + H₂N(CH₂)_y
- (4) TDAMTのアンモニア遠元 Ti[N(CHb)2k + NHb → TiN + HaN(CHb)_y

(18)


[図22]

22




【図23】

23



[図24]


図 24



(19)


(図25)

図 25




[2]26]

Ø 26



[図27]


図 27



(20)


【図28】

28




[図29]

図 29



[図30]


図 30



(21)


[図31]

図 31



(図32)

図 32



[図33]

図 33








図 34




[図35]

図 35


[図39] **図** 39






(23)


[図36] 図 36



[図37] 図 37




(図43)






【図40】

図 40




[図41]

図 41



- O— TIN-CVD電極(NHs异基)
 - _ TIN-CVD電極(MMH异型)

【図42】




- ---O-- Tex-CVD電極(不活性ポス昇進)
- TiN-CVD/Ti-CVD電板(Ti合省ガス昇組)
- O_ TIN-CVD電框(NH:穿起)
- TIN-CVD载插(MMH异道)

(25)


【図44】

27 44




[図45]

2 45



[図46]


図 46



(26)

[図47]

図 47



フロントページの続き

(72)発明者 中田 昌之

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.